目錄
前言
第1章 概述1
1.1CPLD/FPGA簡(jiǎn)介1
1.1.1CPLD/FPGA的結(jié)構(gòu)與工作原理1
1.1.2CPLD/FPGA的發(fā)展趨勢(shì)7
1.2CPLD/FPGA產(chǎn)品概述8
1.2.1Lattice公司的CPLD器件系列8
1.2.2Xilinx公司的CPLD/FPGA器件系列10
1.2.3Altera的CPLD/FPGA器件系列12
1.2.4Altera公司的FPGA配置方式與配置器件16
第2章 項(xiàng)目開(kāi)發(fā)環(huán)境介紹18
2.1軟件平臺(tái)18
2.1.1硬件開(kāi)發(fā)工具QuartusII12.018
2.1.2ModelSim仿真工具23
2.1.3NiosIIIDE8.0集成開(kāi)發(fā)環(huán)境27
2.1.4Eclipse集成開(kāi)發(fā)環(huán)境32
2.1.5數(shù)值計(jì)算與仿真測(cè)試工具M(jìn)ATLAB32
2.2硬件平臺(tái)35
2.2.1DE2平臺(tái)簡(jiǎn)介35
2.2.2DE2原理37
2.2.3DE2平臺(tái)的開(kāi)發(fā)環(huán)境41
2.2.4DE2開(kāi)發(fā)板測(cè)試說(shuō)明42
第3章 SOPC系統(tǒng)設(shè)計(jì)分析45
3.1SOPC技術(shù)簡(jiǎn)介45
3.1.1SOPC技術(shù)的主要特點(diǎn)45
3.1.2SOPC技術(shù)實(shí)現(xiàn)方式46
3.1.3SOPC系統(tǒng)的開(kāi)發(fā)流程48
3.2NiosII概述48
3.2.1NiosII嵌入式處理器48
3.2.2NiosII處理器的特性49
3.3基于SOPC的NiosII處理器設(shè)計(jì)50
3.3.1SOPCBuilder功能51
3.3.2SOPCBuilder組成52
3.3.3SOPCBuilder組件57
3.4SOPC設(shè)計(jì)講解59
3.4.1硬件部分設(shè)計(jì)59
3.4.2軟件部分設(shè)計(jì)74
第4章 基于FPGA的OFDM系統(tǒng)基帶數(shù)據(jù)傳輸部分的設(shè)計(jì)與實(shí)現(xiàn)82
4.1實(shí)例介紹82
4.2設(shè)計(jì)思路與原理83
4.2.1OFDM技術(shù)簡(jiǎn)介83
4.2.2OFDM系統(tǒng)基本原理87
4.2.3FFT算法原理96
4.2.4OFDM系統(tǒng)整體設(shè)計(jì)118
4.3硬件設(shè)計(jì)119
4.3.1邏輯模塊設(shè)計(jì)119
4.3.2詳細(xì)設(shè)計(jì)132
4.3.3OFDM系統(tǒng)的仿真及驗(yàn)證145
4.4實(shí)例總結(jié)146
第5章 一種基于FPGA的超聲波測(cè)距系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)147
5.1實(shí)例介紹147
5.2設(shè)計(jì)思路與原理147
5.2.1超聲波測(cè)距原理簡(jiǎn)介147
5.2.2HC-SR04模塊簡(jiǎn)介149
5.2.3超聲波傳感器工作原理152
5.2.4FFT算法原理153
5.2.52D-FFT簡(jiǎn)介157
5.2.6系統(tǒng)總體結(jié)構(gòu)157
5.3硬件設(shè)計(jì)158
5.3.1時(shí)序發(fā)生器模塊158
5.3.2回波識(shí)別模塊159
5.3.3雙核FFT計(jì)算模塊161
5.3.4波形發(fā)生器模塊163
5.3.5高速計(jì)數(shù)器模塊163
5.4系統(tǒng)綜合與測(cè)試164
5.5實(shí)例總結(jié)166
第6章 基于FPGA的云存儲(chǔ)架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)167
6.1實(shí)例介紹167
6.2設(shè)計(jì)思路與原理168
6.2.1云存儲(chǔ)通信原理169
6.2.2FPGA集群技術(shù)的原理170
6.2.3基于FPGA分布式存儲(chǔ)的原理171
6.3詳細(xì)設(shè)計(jì)173
6.3.1云存儲(chǔ)架構(gòu)設(shè)計(jì)173
6.3.2云存儲(chǔ)模塊設(shè)計(jì)與集成179
6.3.3云存儲(chǔ)架構(gòu)交互軟件184
6.4系統(tǒng)綜合與仿真測(cè)試187
6.4.1FPGA模塊測(cè)試188
6.4.2系統(tǒng)整體測(cè)試191
6.5實(shí)例總結(jié)194
第7章 基于FPGA的實(shí)時(shí)加/解密系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)196
7.1實(shí)例介紹196
7.2設(shè)計(jì)思路與原理197
7.2.1AES算法簡(jiǎn)介197
7.2.2AES加/解密流程197
7.2.3系統(tǒng)整體結(jié)構(gòu)203
7.3硬件設(shè)計(jì)204
7.3.1AESIP核設(shè)計(jì)204
7.3.2SOPC系統(tǒng)的創(chuàng)建234
7.4軟件設(shè)計(jì)與綜合測(cè)試245
7.4.1軟件設(shè)計(jì)245
7.4.2系統(tǒng)綜合與仿真測(cè)試253
7.5實(shí)例總結(jié)257
第8章 基于FPGA的藍(lán)牙智能小車(chē)的設(shè)計(jì)與實(shí)現(xiàn)258
8.1實(shí)例介紹258
8.2設(shè)計(jì)思路與原理259
8.2.1控制平臺(tái)和設(shè)計(jì)語(yǔ)言簡(jiǎn)介259
8.2.2藍(lán)牙通信技術(shù)介紹261
8.2.3系統(tǒng)整體結(jié)構(gòu)264
8.3硬件設(shè)計(jì)266
8.3.1電機(jī)驅(qū)動(dòng)模塊的設(shè)計(jì)266
8.3.2超聲波測(cè)距模塊的設(shè)計(jì)270
8.3.3藍(lán)牙模塊的設(shè)計(jì)274
8.4軟件設(shè)計(jì)與綜合測(cè)試284
8.4.1軟件設(shè)計(jì)284
8.4.2系統(tǒng)綜合與仿真測(cè)試289
8.5實(shí)例總結(jié)291
附錄DE2平臺(tái)上EP2C35F672的引腳分配表292
參考文獻(xiàn)296