抖音里做茄子盒子的视频,国产精品日韩一区二区三区

本書(shū)以Altera 公司的MAX Ⅱ系列EPM1270T144C5N為藍(lán)本，闡述了基于CPLD/FPGA的數(shù)字系統(tǒng)設(shè)計(jì)方法，重點(diǎn)放在工程實(shí)踐能力和Verilog HDL的編程開(kāi)發(fā)能力方面。本書(shū)按照基于工作過(guò)程的教學(xué)模式進(jìn)行編寫(xiě)，項(xiàng)目的選取以直觀、生動(dòng)、有趣、實(shí)用為原則，并遵循由易到難、由簡(jiǎn)單到綜合的學(xué)習(xí)規(guī)律。本書(shū)內(nèi)容包括CPLD/FPGA項(xiàng)目開(kāi)發(fā)入門(mén)、Verilog HDL（硬件描述語(yǔ)言）、基于CPLD/FPGA的單元項(xiàng)目開(kāi)發(fā)和綜合項(xiàng)目開(kāi)發(fā)。全書(shū)以項(xiàng)目為載體，介紹用Verilog HDL進(jìn)行項(xiàng)目開(kāi)發(fā)的一般步驟，使讀者在實(shí)踐中鍛煉編程、調(diào)試和創(chuàng)新能力，養(yǎng)成良好的編程習(xí)慣。
本書(shū)可作為高職高專(zhuān)電子信息、計(jì)算機(jī)、微電子、自動(dòng)控制等相關(guān)專(zhuān)業(yè)電子設(shè)計(jì)自動(dòng)化（EDA）課程的教材，也可作為EDA初學(xué)者或工程技術(shù)人員的參考資料。

復(fù)雜可編程邏輯器件（Complex Programmable Logical Device，CPLD）/現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable Gates Array，F(xiàn)PGA）開(kāi)發(fā)技術(shù)是以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)和智能化技術(shù)等新成果而開(kāi)發(fā)的高新技術(shù)，是現(xiàn)代電子系統(tǒng)設(shè)計(jì)和制造不可缺少的技術(shù)，它涉及面廣，包含描述語(yǔ)言、軟件、硬件等多方面知識(shí)。本書(shū)在知識(shí)選取和結(jié)構(gòu)設(shè)計(jì)上，以理論夠用、技能實(shí)用、重在運(yùn)用為指導(dǎo)原則，削減純理論的知識(shí)，增加有趣的實(shí)訓(xùn)，激發(fā)學(xué)生的學(xué)習(xí)興趣，以學(xué)習(xí)技術(shù)為主，培養(yǎng)動(dòng)手能力較強(qiáng)的技術(shù)應(yīng)用型人才。
本書(shū)的重點(diǎn)放在工程實(shí)踐能力和Verilog HDL的編程開(kāi)發(fā)能力方面，按照基于工作過(guò)程的以項(xiàng)目為載體的教學(xué)模式進(jìn)行編寫(xiě)，項(xiàng)目的選取以直觀、生動(dòng)、有趣、實(shí)用為原則，并遵循由易到難、由簡(jiǎn)單到綜合的學(xué)習(xí)規(guī)律。本書(shū)分為4章，第1章主要介紹CPLD/FPGA項(xiàng)目開(kāi)發(fā)入門(mén)；第2章主要介紹Verilog HDL（硬件描述語(yǔ)言）；第3章是以12個(gè)項(xiàng)目為載體來(lái)介紹組合邏輯電路設(shè)計(jì)、時(shí)序邏輯電路設(shè)計(jì)和數(shù)字系統(tǒng)設(shè)計(jì)；第4章以數(shù)字時(shí)鐘、交通信號(hào)燈、多功能教室智能控制系統(tǒng)3個(gè)綜合項(xiàng)目為載體，介紹用Verilog HDL進(jìn)行綜合項(xiàng)目開(kāi)發(fā)的一般步驟，使讀者通過(guò)綜合項(xiàng)目的設(shè)計(jì)實(shí)踐，養(yǎng)成良好的編程習(xí)慣，鍛煉其編程、調(diào)試和創(chuàng)新能力。
本書(shū)基本保持了前兩版的風(fēng)格、特色，對(duì)第2版中的部分內(nèi)容進(jìn)行了調(diào)整、修改與完善。本書(shū)已立項(xiàng)為江蘇省高等學(xué)校重點(diǎn)教材。為滿(mǎn)足信息化教學(xué)的需求，本書(shū)采用紙質(zhì)教材二維碼關(guān)聯(lián)數(shù)字資源在線(xiàn)課程的新形態(tài)、一體化形式，融理論和實(shí)踐于一體，實(shí)現(xiàn)學(xué)中練、練中學(xué)。教材配有豐富的數(shù)字資源，包括微課視頻、電子課件、習(xí)題解答、案例素材、程序源代碼等。課程團(tuán)隊(duì)教師聯(lián)合企業(yè)研發(fā)了具有自主知識(shí)產(chǎn)權(quán)的STAR EPM1270 CPLD/FPGA教學(xué)實(shí)驗(yàn)儀，如果有需要，讀者可發(fā)郵件至郵箱346080582 @qq.com索取相關(guān)資料。
本書(shū)可作為高職高專(zhuān)電子類(lèi)和計(jì)算機(jī)類(lèi)專(zhuān)業(yè)的專(zhuān)業(yè)課教材，也可作為微電子、自動(dòng)控制等相關(guān)專(zhuān)業(yè)EDA課程教材，教學(xué)學(xué)時(shí)數(shù)建議為80學(xué)時(shí)。
本書(shū)由聶章龍、周凌翱任主編，瞿新南、張靜任副主編，蔡文博、王璐、楊平和王騰參編。全書(shū)由聶章龍統(tǒng)稿、眭碧霞主審。
本書(shū)在編寫(xiě)過(guò)程中，得到了微傳智能科技（常州）有限公司國(guó)家特聘專(zhuān)家萬(wàn)虹博士和蘇州大學(xué)王宜懷教授的幫助，他們對(duì)項(xiàng)目案例的選擇、課堂實(shí)踐、綜合案例的設(shè)計(jì)提出了許多寶貴的意見(jiàn)，在此對(duì)他們表示感謝。另外，編者參考了大量國(guó)內(nèi)外相關(guān)文獻(xiàn)，受益匪淺，特向其作者表示謝意。
由于CPLD/FPGA技術(shù)發(fā)展迅速，而編者水平有限，書(shū)中難免存在疏漏或不足之處，懇請(qǐng)廣大讀者提出寶貴意見(jiàn)和建議，以便再版時(shí)改進(jìn)。

前言
二維碼資源清單
第1章 CPLD/FPGA項(xiàng)目開(kāi)發(fā)入門(mén)1
1.1 CPLD/FPGA開(kāi)發(fā)系統(tǒng)概述1
1.1.1 PLD的發(fā)展歷程及發(fā)展趨勢(shì)1
1.1.2 CPLD/FPGA概述3
1.1.3 CPLD/FPGA的結(jié)構(gòu)與原理4
1.1.4 CPLD與FPGA的區(qū)別8
同步訓(xùn)練1-19
1.2 CPLD/FPGA器件識(shí)別10
1.2.1 CPLD/FPGA產(chǎn)品概況11
1.2.2 MAX系列產(chǎn)品的基本功能及編程方式13
同步訓(xùn)練1-215
1.3 CCIT CPLD/FPGA實(shí)驗(yàn)儀使用16
1.3.1 實(shí)驗(yàn)儀結(jié)構(gòu)設(shè)計(jì)17
1.3.2 熟悉實(shí)驗(yàn)儀的元器件17
1.3.3 解析主控芯片EPM1270T144C518
1.3.4 了解實(shí)驗(yàn)儀的外圍接口及其引腳對(duì)應(yīng)關(guān)系19
1.3.5 設(shè)計(jì)實(shí)驗(yàn)儀原理圖21
1.3.6 USB-Blaster下載口21
同步訓(xùn)練1-326
1.4 Quartus Ⅱ開(kāi)發(fā)環(huán)境安裝27
1.4.1 Quartus Ⅱ軟件功能簡(jiǎn)介27
1.4.2 Quartus Ⅱ軟件安裝28
1.4.3 USB-Blaster 下載驅(qū)動(dòng)器安裝29
同步訓(xùn)練1-432
1.5 Quartus Ⅱ軟件開(kāi)發(fā)環(huán)境的應(yīng)用32
1.5.1 簡(jiǎn)單的三人表決器功能描述33
1.5.2 文本方式輸入34
1.5.3 原理圖方式輸入42
同步訓(xùn)練1-545
1.6 技能實(shí)訓(xùn)46
第2章 Verilog HDL（硬件描述語(yǔ)言）49
2.1 Verilog HDL語(yǔ)言基礎(chǔ)知識(shí)49
2.1.1 Verilog HDL基本結(jié)構(gòu)49
2.1.2 Verilog HDL數(shù)據(jù)類(lèi)型53
2.1.3 Verilog HDL運(yùn)算符及表達(dá)式55
2.1.4 Verilog HDL基本語(yǔ)句56
同步訓(xùn)練2-162
2.2 Verilog HDL設(shè)計(jì)閃爍燈和流水燈63
2.2.1 閃爍燈設(shè)計(jì)64
2.2.2 閃爍燈設(shè)計(jì)技能實(shí)訓(xùn)67
2.2.3 流水燈設(shè)計(jì)69
2.2.4 流水燈設(shè)計(jì)技能實(shí)訓(xùn)73
同步訓(xùn)練2-275
2.3 Verilog HDL設(shè)計(jì)分頻器76
2.3.1 奇偶分頻設(shè)計(jì)77
2.3.2 任意分頻設(shè)計(jì)79
同步訓(xùn)練2-381
第3章基于CPLD/FPGA的單元項(xiàng)目開(kāi)發(fā)83
3.1 項(xiàng)目1 設(shè)計(jì)基本邏輯門(mén)電路83
同步訓(xùn)練3-186
3.2 項(xiàng)目2 譯碼器設(shè)計(jì)87
3.2.1 設(shè)計(jì)3-8譯碼器88
3.2.2 設(shè)計(jì)八段LED數(shù)碼管譯碼電路91
3.2.3 技能實(shí)訓(xùn)93
同步訓(xùn)練3-296
3.3 項(xiàng)目3 編碼器設(shè)計(jì)97
3.3.1 設(shè)計(jì)8-3優(yōu)先編碼器98
3.3.2 技能實(shí)訓(xùn)100
同步訓(xùn)練3-3103
3.4 項(xiàng)目4 數(shù)據(jù)選擇器設(shè)計(jì)104
3.4.1 設(shè)計(jì)4-1數(shù)據(jù)選擇器105
3.4.2 技能實(shí)訓(xùn)107
同步訓(xùn)練3-4109
3.5 項(xiàng)目5 觸發(fā)器設(shè)計(jì)109
3.5.1 觸發(fā)器概述110
3.5.2 識(shí)別基本觸發(fā)器110
3.5.3 識(shí)別觸發(fā)器的邏輯功能111
3.5.4 設(shè)計(jì)時(shí)鐘觸發(fā)器112
3.5.5 設(shè)計(jì)直接置位復(fù)位觸發(fā)器112
3.5.6 轉(zhuǎn)換不同邏輯功能的觸發(fā)器113
3.5.7 技能實(shí)訓(xùn)114
同步訓(xùn)練3-5116
3.6 項(xiàng)目6 全加器設(shè)計(jì)118
3.6.1 設(shè)計(jì)一位全加器118
3.6.2 設(shè)計(jì)串行進(jìn)位加法器119
3.6.3 設(shè)計(jì)先行進(jìn)位加法器120
3.6.4 設(shè)計(jì)加減法器121
3.6.5 技能實(shí)訓(xùn)123
同步訓(xùn)練3-6126
3.7 項(xiàng)目7 計(jì)數(shù)器設(shè)計(jì)127
3.7.1 設(shè)計(jì)二進(jìn)制計(jì)數(shù)器128
3.7.2 設(shè)計(jì)七進(jìn)制計(jì)數(shù)器129
3.7.3 采用異步置數(shù)和同步清零的方法設(shè)計(jì)七進(jìn)制計(jì)數(shù)器129
3.7.4 十五進(jìn)制計(jì)數(shù)器技能實(shí)訓(xùn)131
3.7.5 按鍵點(diǎn)燈設(shè)計(jì)一134
3.7.6 按鍵點(diǎn)燈設(shè)計(jì)二135
3.7.7 設(shè)計(jì)按鍵計(jì)數(shù)器137
3.7.8 1000進(jìn)制計(jì)數(shù)器技能實(shí)訓(xùn)138
同步訓(xùn)練3-7141
3.8 項(xiàng)目8 乘法器設(shè)計(jì)143
3.8.1 利用被乘數(shù)左移法設(shè)計(jì)無(wú)符號(hào)乘法器143
3.8.2 利用部分積右移法設(shè)計(jì)無(wú)符號(hào)乘法器146
3.8.3 設(shè)計(jì)帶符號(hào)乘法器147
同步訓(xùn)練3-8148
3.9 項(xiàng)目9 數(shù)碼管顯示設(shè)計(jì)148
3.9.1 靜態(tài)數(shù)碼管的顯示149
3.9.2 動(dòng)態(tài)數(shù)碼管的顯示152
3.9.3 技能實(shí)訓(xùn)155
同步訓(xùn)練3-9157
3.10 項(xiàng)目10 滾動(dòng)點(diǎn)陣廣告牌設(shè)計(jì)158
3.10.1 點(diǎn)陣LED顯示驅(qū)動(dòng)158
3.10.2 分時(shí)顯示信息161
3.10.3 滾動(dòng)顯示信息164
3.10.4 技能實(shí)訓(xùn)168
同步訓(xùn)練3-10171
3.11 項(xiàng)目11 蜂鳴器應(yīng)用設(shè)計(jì)171
3.11.1 設(shè)計(jì)報(bào)警聲172
3.11.2 設(shè)計(jì)數(shù)字電子琴173
3.11.3 播放梁祝音樂(lè)175
3.11.4 技能實(shí)訓(xùn)178
同步訓(xùn)練3-11183
3.12 項(xiàng)目12 基于串行通信的LCD液晶顯示系統(tǒng)設(shè)計(jì)184
3.12.1 串行通信基礎(chǔ)知識(shí)184
3.12.2 LCD基礎(chǔ)知識(shí)186
3.12.3 驅(qū)動(dòng)字符液晶滾動(dòng)顯示192
3.12.4 設(shè)計(jì)UART串行收發(fā)模塊199
3.12.5 LCD顯示UART串行接收信息204
3.12.6 技能實(shí)訓(xùn)208
同步訓(xùn)練3-12211
第4章基于CPLD/FPGA的綜合項(xiàng)目開(kāi)發(fā)212
4.1 項(xiàng)目1 基于Verilog HDL的數(shù)字時(shí)鐘設(shè)計(jì)與實(shí)現(xiàn)212
4.1.1 任務(wù)提出及設(shè)計(jì)分析212
4.1.2 頂層模塊設(shè)計(jì)213
4.1.3 子模塊設(shè)計(jì)215
4.1.4 下載調(diào)試運(yùn)行220
4.1.5 技能實(shí)訓(xùn)220
4.2 項(xiàng)目2 基于Verilog HDL的交通信號(hào)燈模擬控制設(shè)計(jì)226
4.2.1 任務(wù)提出及設(shè)計(jì)分析226
4.2.2 頂層模塊設(shè)計(jì)229
4.2.3 子模塊設(shè)計(jì)229
4.2.4 下載調(diào)試運(yùn)行233
4.2.5 技能實(shí)訓(xùn)233
4.3 項(xiàng)目3 多功能教室智能控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)240
4.3.1 任務(wù)提出及設(shè)計(jì)分析241
4.3.2 頂層模塊設(shè)計(jì)242
4.3.3 子模塊設(shè)計(jì)244
4.3.4 下載調(diào)試運(yùn)行251
4.3.5 技能實(shí)訓(xùn)252
參考文獻(xiàn) 256

你還可能感興趣

我要評(píng)論