目 錄
第1章 集成電路設(shè)計(jì)概述
1.1 集成電路的發(fā)展
1.2 集成電路設(shè)計(jì)流程及設(shè)計(jì)環(huán)境
1.3 集成電路制造途徑
1.4 集成電路設(shè)計(jì)的知識(shí)范圍
思考題
第2章 集成電路材料、結(jié)構(gòu)與理論
2.1 集成電路材料
2.1.1 硅
2.1.2 砷化鎵
2.1.3 磷化銦
2.1.4 絕緣材料
2.1.5 金屬材料
2.1.6 多晶硅

目 錄
第1章 集成電路設(shè)計(jì)概述
1.1 集成電路的發(fā)展
1.2 集成電路設(shè)計(jì)流程及設(shè)計(jì)環(huán)境
1.3 集成電路制造途徑
1.4 集成電路設(shè)計(jì)的知識(shí)范圍
思考題
第2章 集成電路材料、結(jié)構(gòu)與理論
2.1 集成電路材料
2.1.1 硅
2.1.2 砷化鎵
2.1.3 磷化銦
2.1.4 絕緣材料
2.1.5 金屬材料
2.1.6 多晶硅
2.1.7 材料系統(tǒng)
2.2 半導(dǎo)體基礎(chǔ)知識(shí)
2.2.1 半導(dǎo)體的晶體結(jié)構(gòu)
2.2.2 本征半導(dǎo)體與雜質(zhì)半導(dǎo)體
2.3 PN結(jié)與結(jié)型二極管
2.3.1 PN結(jié)的擴(kuò)散與漂移
2.3.2 PN結(jié)型二極管
2.3.3 肖特基結(jié)二極管
2.3.4 歐姆型接觸
2.4 雙極型晶體管
2.4.1 雙極型晶體管的基本結(jié)構(gòu)
2.4.2 雙極型晶體管的工作原理
2.5 MOS晶體管
2.5.1 MOS晶體管的基本結(jié)構(gòu)
2.5.2 MOS晶體管的工作原理
2.5.3 MOS晶體管的伏安特性
思考題
本章參考文獻(xiàn)
第3章 集成電路基本工藝
3.1 外延生長
3.2 掩模版的制造
3.3 光刻原理與流程
3.3.1 光刻步驟
3.3.2 曝光方式
3.4 氧化
3.5 淀積與刻蝕
3.6 摻雜原理與工藝
思考題
本章參考文獻(xiàn)
第4章 集成電路器件工藝
4.1 雙極型集成電路的基本制造工藝
4.1.1 雙極型硅工藝
4.1.2 HBT工藝
4.2 MESFET和HEMT工藝
4.2.1 MESFET工藝
4.2.2 HEMT工藝
4.3 MOS和相關(guān)的VLSI工藝
4.4 BiCMOS工藝
思考題
本章參考文獻(xiàn)
第5章 MOS場效應(yīng)管的特性
5.1 MOS場效應(yīng)管
5.1.1 MOS管伏安特性的推導(dǎo)
5.1.2 MOS電容的組成
5.1.3 MOS電容的計(jì)算
5.2 MOS FET的閾值電壓VT
5.3 體效應(yīng)
5.4 MOSFET的溫度特性
5.5 MOSFET的噪聲
5.6 MOSFET尺寸按比例縮小
5.7 MOS器件的二階效應(yīng)
5.7.1 L和W的變化
5.7.2 遷移率的退化
5.7.3 溝道長度的調(diào)制
5.7.4 短溝道效應(yīng)引起的閾值電壓的變化
5.7.5 狹溝道效應(yīng)引起的閾值電壓的變化
思考題
本章參考文獻(xiàn)
第6章 集成電路器件及SPICE模型
6.1 無源器件結(jié)構(gòu)及模型
6.1.1 互連線
6.1.2 電阻
6.1.3 電容
6.1.4 電感
6.1.5 分布參數(shù)元件
6.2 二極管電流方程及SPICE模型
6.2.1 二極管的電路模型
6.2.2 二極管的噪聲模型
6.3 雙極型晶體管電流方程及SPICE模型
6.3.1 雙極型晶體管的EM模型
6.3.2 雙極型晶體管的GP模型
6.4 結(jié)型場效應(yīng)JFET ( NJF/PJF ) 模型
6.5 MESFET（NMF/PMF）模型（SPICE3.x）
6.6 MOS管電流方程及SPICE模型
思考題
本章參考文獻(xiàn)
第7章 SPICE數(shù)�；旌戏抡娉绦虻脑O(shè)計(jì)流程及方法
7.1 采用SPICE的電路設(shè)計(jì)流程
7.2 電路元件的SPICE輸入語句格式
7.3 電路特性分析語句
7.4 電路特性控制語句
7.5 HSPICE緩沖驅(qū)動(dòng)器設(shè)計(jì)實(shí)例
7.6 HSPICE跨導(dǎo)放大器設(shè)計(jì)實(shí)例
7.7 PSPICE電路圖編輯器簡介
7.8 PSPICE緩沖驅(qū)動(dòng)器設(shè)計(jì)實(shí)例
7.9 PSPICE跨導(dǎo)放大器設(shè)計(jì)實(shí)例
思考題
本章參考文獻(xiàn)
第8章 集成電路版圖設(shè)計(jì)與工具
8.1 工藝流程的定義
8.2 版圖幾何設(shè)計(jì)規(guī)則
8.3 圖元
8.3.1 MOS晶體管
8.3.2 集成電阻
8.3.3 集成電容
8.3.4 寄生二極管與三極管
8.4 版圖設(shè)計(jì)準(zhǔn)則
8.4.1 匹配設(shè)計(jì)
8.4.2 抗干擾設(shè)計(jì)
8.4.3 寄生優(yōu)化設(shè)計(jì)
8.4.4 可靠性設(shè)計(jì)
8.5 電學(xué)設(shè)計(jì)規(guī)則與布線
8.6 基于Cadence平臺(tái)的全定制IC設(shè)計(jì)
8.6.1 版圖設(shè)計(jì)的環(huán)境
8.6.2 原理圖編輯與仿真
8.6.3 版圖編輯與驗(yàn)證
8.6.4 CMOS差動(dòng)放大器版圖設(shè)計(jì)實(shí)例
8.7 芯片的版圖布局
8.8 版圖設(shè)計(jì)的注意事項(xiàng)
思考題
本章參考文獻(xiàn)
第9章 模擬集成電路基本單元
9.1 電流源電路
9.1.1 雙極型鏡像電流源
9.1.2 MOS電流鏡
9.2 基準(zhǔn)電壓源設(shè)計(jì)
9.2.1 雙極型三管能隙基準(zhǔn)源
9.2.2 MOS基準(zhǔn)電壓源
9.3 單端反相放大器
9.3.1 基本放大電路
9.3.2 改進(jìn)的CMOS推挽放大器
9.4 差分放大器
9.4.1 BJT差分放大器
9.4.2 MOS差分放大器
9.4.3 CMOS差分放大器設(shè)計(jì)實(shí)例
9.5 運(yùn)算放大器
9.5.1 性能參數(shù)
9.5.2 套筒式共源共柵運(yùn)放
9.5.3 折疊式共源共柵運(yùn)放
9.5.4 兩級(jí)運(yùn)放
9.5.5 CMOS運(yùn)算放大器設(shè)計(jì)實(shí)例
9.6 振蕩器
9.6.1 環(huán)形振蕩器
9.6.2 LC振蕩器
思考題
本章參考文獻(xiàn)
第10章 數(shù)字集成電路基本單元與版圖
10.1 TTL基本電路
10.1.1 TTL反相器
10.1.2 TTL與非門
10.1.3 TTL或非門
10.2 CMOS基本門電路及版圖實(shí)現(xiàn)
10.2.1 CMOS反相器
10.2.2 CMOS與非門和或非門
10.2.3 CMOS傳輸門和開關(guān)邏輯
10.2.4 三態(tài)門
10.2.5 驅(qū)動(dòng)電路
10.3 數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計(jì)
10.3.1 基本原理
10.3.2 庫單元設(shè)計(jì)
10.4 焊盤輸入/輸出單元
10.4.1 輸入單元
10.4.2 輸出單元
10.4.3 輸入/輸出雙向三態(tài)單元（I/O PAD）
10.5 了解CMOS存儲(chǔ)器
10.5.1 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）
10.5.2 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）
10.5.3 閃存
思考題
本章參考文獻(xiàn)
第11章 集成電路數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
11.1 數(shù)字系統(tǒng)硬件描述語言
11.1.1 基于HDL語言的設(shè)計(jì)流程
11.1.2 Verilog HDL語言介紹
11.1.3 硬件描述語言VHDL
11.2 數(shù)字系統(tǒng)邏輯綜合與物理實(shí)現(xiàn)
11.2.1 邏輯綜合的流程
11.2.2 Verilog HDL與邏輯綜合
11.2.3 自動(dòng)布局布線
11.3 數(shù)字系統(tǒng)的FPGA/CPLD硬件驗(yàn)證
11.3.1 PLD概述
11.3.2 現(xiàn)場可編程門陣列（FPGA）
11.3.3 基于FPGA的數(shù)字系統(tǒng)硬件驗(yàn)證
思考題
本章參考文獻(xiàn)
第12章 集成電路的測試和封裝
12.1 集成電路在芯片測試技術(shù)
12.2 集成電路封裝形式與工藝流程
12.3 芯片鍵合
12.4 高速芯片封裝
12.5 混合集成與微組裝技術(shù)
12.6 數(shù)字集成電路測試方法
12.6.1 可測試性的重要性
12.6.2 測試基礎(chǔ)
12.6.3 可測試性設(shè)計(jì)
思考題
本章參考文獻(xiàn)