第1章 數(shù)制
1.1 計(jì)算機(jī)中的數(shù)制
1.1.1 常用記數(shù)制
1.1.2 各種數(shù)制之間的轉(zhuǎn)換

1.2 無符號(hào)二進(jìn)制數(shù)的算術(shù)運(yùn)算和邏輯運(yùn)算
1.2.1 二進(jìn)制的算術(shù)運(yùn)算
1.2.2 無符號(hào)數(shù)的表示范圍
1.2.3 二進(jìn)制數(shù)的邏輯運(yùn)算
1.2.4 基本邏輯門及常用邏輯部件

1.3 帶符號(hào)二進(jìn)制數(shù)的表示及運(yùn)算
1.3.1 符號(hào)數(shù)的表示方法
1.3.2 補(bǔ)碼數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換
1.3.3 補(bǔ)碼的運(yùn)算
1.3.4 符號(hào)數(shù)運(yùn)算時(shí)的溢出問題

1.4 定點(diǎn)數(shù)與浮點(diǎn)數(shù)
1.4.1 定點(diǎn)數(shù)
1.4.2 浮點(diǎn)數(shù)

1.5 二進(jìn)制編碼
1.5.1 二進(jìn)制編碼的十進(jìn)制表示
1.5.2 字符與符號(hào)的編碼表示
習(xí)題

第2章 微型計(jì)算機(jī)與微處理器
2.1 微型計(jì)算機(jī)
2.1.1 微型計(jì)算機(jī)系統(tǒng)
2.1.2 硬件系統(tǒng)
2.1.3 硬件系統(tǒng)的物理組成結(jié)構(gòu)
2.1.4 微型計(jì)算機(jī)的工作過程

2.2 微處理器的一般結(jié)構(gòu)
2.2.1 運(yùn)算器
2.2.2 控制器

2.3 8086微處理器
2.3.1 功能結(jié)構(gòu)及其特點(diǎn)
2.3.2 引腳定義及總線結(jié)構(gòu)
2.3.3 工作時(shí)序

2.4 8086的內(nèi)部寄存器
2.4.1 通用寄存器
2.4.2 段寄存器
2.4.3 控制寄存器

2.5 存儲(chǔ)器組織
2.5.1 物理地址與存儲(chǔ)器的分段
2.5.2 段寄存器的使用

2.6 80x86系列微處理器
2.6.1 80286微處理器
2.6.2 80386微處理器
2.6.3 Pentium 4微處理器
習(xí)題

第3章 總線
3.1 總線的基本概念
3.1.1 概述
3.1.2 總線的分類
3.1.3 總線的性能指標(biāo)
3.2 總線結(jié)構(gòu)

3.3 總線技術(shù)
3.3.1 總線傳送同步方式
3.3.2 總線的仲裁控制
3.3.3 總線驅(qū)動(dòng)及錯(cuò)誤處理
3.4 8088／8086系統(tǒng)總線

3.5 典型的系統(tǒng)總線
3.5.1 系統(tǒng)總線標(biāo)準(zhǔn)
3.5.2 ISA總線
3.5.3 PCI總線
3.5.4 AGP總線
3.5.5 PCI-E總線

3.6 外部設(shè)備總線
3.6.1 USB總線
3.6.2 IEEE 1394總線
習(xí)題

第4章 指令系統(tǒng)
4.1 指令系統(tǒng)概述
4.1.1 指令的格式和字長
4.1.2 指令中的操作數(shù)
4.1.3 指令的執(zhí)行時(shí)間

4.2 尋址方式
4.2.1 立即尋址
4.2.2 直接尋址
4.2.3 寄存器尋址
4.2.4 寄存器間接尋址
4.2.5 寄存器相對(duì)尋址
4.2.6 基址－變址尋址
4.2.7 基址－變址－相對(duì)尋址
4.2.8 隱含尋址

4.3 8086指令系統(tǒng)
4.3.1 數(shù)據(jù)傳送指令
4.3.2 算術(shù)運(yùn)算指令
4.3.3 邏輯運(yùn)算和移位指令
4.3.4 串操作指令
4.3.5 程序控制指令
4.3.6 處理器控制指令

4.4 80x86新增指令
4.4.1 80x86虛地址下的尋址方式
4.4.2 80x86的新增指令
習(xí)題

第5章 匯編語言程序設(shè)計(jì)
5.1 匯編語言源程序
5.1.1 匯編語言源程序的結(jié)構(gòu)
5.1.2 匯編語言語句及格式

5.2 偽指令
5.2.1 數(shù)據(jù)定義偽指令
5.2.2 符號(hào)定義偽指令
5.2.3 段定義偽指令
5.2.4 設(shè)定段寄存器偽指令
5.2.5 過程定義偽指令
5.2.6 宏命令偽指令
5.2.7 程序模塊定義偽指令

5.3 DOS功能調(diào)用
5.3.1 鍵盤輸入
5.3.2 顯示器輸出
5.3.3 返回DOS
5.4 匯編語言程序設(shè)計(jì)基礎(chǔ)
5.5 常見程序設(shè)計(jì)實(shí)例
習(xí)題

第6章 存儲(chǔ)系統(tǒng)
6.1 概述
6.1.1 存儲(chǔ)系統(tǒng)概念
6.1.2 存儲(chǔ)器及其分類
6.1.3 存儲(chǔ)器的主要性能指標(biāo)

6.2 隨機(jī)存儲(chǔ)器（RAM）
6.2.1 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）
6.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）

6.3 只讀存儲(chǔ)器（ROM）
6.3.1 不可重寫型ROM存儲(chǔ)器
6.3.2 EPROM
6.3.3 EEPROM（E2PROM）
6.3.4 閃速存儲(chǔ)器

6.4 微機(jī)系統(tǒng)中的存儲(chǔ)器組織
6.4.1 存儲(chǔ)器的擴(kuò)展技術(shù)
6.4.2 PC的存儲(chǔ)器組織

6.5 高速緩沖存儲(chǔ)器
6.5.1 Cache的工作原理和基本結(jié)構(gòu)
6.5.2 Caehe的地址映射和變換
6.5.3 Cache與主存的存取一致性
6.5.4 Cache的分級(jí)體系結(jié)構(gòu)
習(xí)題

第7章 輸入輸出技術(shù)
7.1 輸入輸出系統(tǒng)概述
7.1.1 輸入輸出系統(tǒng)的特點(diǎn)
7.1.2 輸入輸出接口
7.1.3 I／O端口

7.2 常用輸入輸出方法
7.2.1 程序控制方式
7.2.2 中斷控制方式
7.2.3 直接存儲(chǔ)器存取方式（DMA）
7.2.4 I／O通道控制方式

7.3 中斷技術(shù)
7.3.1 中斷的一般概念
7.3.2 中斷響應(yīng)的工作過程
7.3.3 8086／8088的中斷系統(tǒng)
7.3.4 中斷服務(wù)程序設(shè)計(jì)
7.3.5 保護(hù)模式下的中斷響應(yīng)

7.4 中斷控制器8259A
7.4.1 8259A的引線及內(nèi)部結(jié)構(gòu)
7.4.2 8259A的工作原理
7.4.3 8259A的命令字
7.4.4 8259A在微型計(jì)算機(jī)系統(tǒng)中的應(yīng)用
習(xí)題

第8章 輸入輸出接口
8.1 簡單數(shù)字接口
8.1.1 三態(tài)門接口
8.1.2 鎖存器接口
8.1.3 具有三態(tài)輸出的鎖存器
8.1.4 簡單接口電路應(yīng)用實(shí)例

8.2 可編程數(shù)字接口
8.2.1 可編程定時(shí)／計(jì)數(shù)器8253
8.2.2 可編程并行輸入輸出接口8255
8.2.3 可編程串行接口8250

8.3 模擬量輸入輸出接口
8.3.1 模擬量輸入輸出通道
8.3.2 數(shù)／模轉(zhuǎn)換器
8.3.3 模／數(shù)轉(zhuǎn)換器
8.3.4 A／D轉(zhuǎn)換器和D／A轉(zhuǎn)換器的綜合應(yīng)用實(shí)例
習(xí)題

附錄
附錄A ASCII碼表
附錄B 8086／8088 CPU指令簡表